寻求学电子的学长的帮助

night18

有谁知道 pflichtheft该怎么写啊, 从没有见过,不知道该从何下手
还有一些关于geräte- und systementwurf 的问题要请教大大家.
先谢谢了~

一颗松树

你有什么问题？？问吧

night18

dingxc

night18

to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine Verhaltensbeschreibung auf Schaltkreisebene mit der standardisierten Hardwarebeschreibungssprache VHDL möglich? Kann der Schaltplan mit VHDL-Strukturbeschreibung dokumentiert werden?

Danke!

一颗松树

原帖由 night18 于 2005-8-14 13:49 发表
to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine ...

我简单的回答一下，欢迎其他朋友补充和修正。
第一个问题，
首先编译过程不同，数字电路的编译从拿到参数起，在Algorithmensebene进行功能编辑，表达方式如通过booleschegleichung:C = A*B,然后在RTLEbene 加入时序的考虑，即引入Clock信号，从而电路分为Combinatorische Schaltungen 和 konfiquenzeSchaltungen,其中程序的设计编译平台可以用VHDL或Verilog等；而模拟电路呢，从拿到参数开始，一般经验上会从Schaltungsebene开始，通过参数，netzlist，得出一个differenzgleichung,即一个微分方程，通过对此方程的模拟分析（直流，交流，暂态），得出所编译模拟电路是否符合参数要求，其中程序设计编译和分析平台，Pspice，Matlab等。
其次，两者的Simulation和Verifikation，乃至最后的fertigungstest的方法和过程也不一样，数字电路比如可以通过Formal Verifikation来检查所编源代码是否正确，进行模拟，而模拟电路则是通过先前提到的AC，DC，Transient。
第三，优化过程不同，数字电路可以通过logikoptimierung,retiming,Mapping等等方法，做到时间，材料的优化，而模拟电路则只能是根据所编译电路的特性来优化，比如差分放大电路，负载电阻一般用Aktive widerstand，还有电路中加入Stromspielung等等。
反正你第一个问题问的太泛泛，要说可以说很多很多，我懒得打字了，就说几点，欢迎其他人补充。

一颗松树

原帖由 night18 于 2005-8-14 13:49 发表
to: 一棵松树
问题是关于rechnergestützte Entwurf
Welcher Unterschiede gibt rechnergestützt Entwurf einer analogen intergrierten Schaltung im Vergleich zum digitalen Schaltungs Entwurf.
Ist eine ...

关于你第二个问题：
我认为答案是Nein
因为VHDL描述的范围只能是从System-bis zur Gatterebene 且从功能到图形描述。而在Schaltungsebene上，电路的描述扩展到其中器件含Schaltern和Kapazitaeten，所用原件也就是简化了的晶体管（理想的Schalter）和Knoten（电容元件），这就是原因，其中所需观察值由逻辑值和信号强度组成，这两者一般来说有个有限的值域，VHDL很难对此进行描述。所以在Schaltungsebene上，一般用Pspice等工具描述。

最后告诉大家标准答案出处：图书馆。大家没事去看看，嘿嘿！~$辛苦$

night18

谢谢一棵松树,既然你说第一题还有很多不同,能不能麻烦你把其他方面得也说一下么,因为想知道得更详细些.还有第二题,为什么在schaltungsebene 上不能用Strukturbeschreibung 呢.

一颗松树

原帖由 night18 于 2005-8-15 00:27 发表
谢谢一棵松树,既然你说第一题还有很多不同,能不能麻烦你把其他方面得也说一下么,因为想知道得更详细些.还有第二题,为什么在schaltungsebene 上不能用Strukturbeschreibung 呢.

关于第一题，对不起，我只能建议你去图书馆借本EDA的书，这样你能了解的更全面些，因为你这个问题太泛泛了。
关于第二个问题，其实如果你使用过VHDL就知道，在完成编译之后，进行Sythese，最后可以得出一个Netzlist，然后拿这个Netzlist在gatterebene上可以再次进行模拟和综合，请注意你的问题中提到的是VHDL-Strukturbeschreibung,所以问题不是在Schaltungsebene上不能Strukurbeschreibung(这句话本身就错，因为在Y轴理论描述上，Strukturbeschreibung一直到是可以得)，而是因为VHDL不适用于在Schaltungsebene上进行此工作，因为我前面说了在这个层面上的描述扩张含有理想晶体管和电容，简单的说，在这个层面上的结构描述是要表述很详细的由元件构成的图形，比如一个非门的描述，则是通过2个CMOS组成（CMOS工艺），等等这些细致的描述是VHDL不能够完成的。如图

一颗松树

该死，不能给图，害的我自己浪费时间画了一个，原来不能贴上去。可恶！$失败$

pirol

原帖由 一颗松树 于 2005-8-15 01:12 发表
该死，不能给图，害的我自己浪费时间画了一个，原来不能贴上去。可恶！$失败$

MSN或者QQ啊

flylin120

那你得意思是VHDL-Strukturbeschreibung 不适用于在Schaltkreisebene上使用.而起schaltplan也不能用VHDL-Strukturbeschreibung dokumentieren 了.
还有上面你说得 konfiquenzeSchaltungen 是什么呢

一颗松树

原帖由 flylin120 于 2005-8-15 18:51 发表
那你得意思是VHDL-Strukturbeschreibung 不适用于在Schaltkreisebene上使用.而起schaltplan也不能用VHDL-Strukturbeschreibung dokumentieren 了.
还有上面你说得 konfiquenzeSchaltungen 是什么呢

嗯，我认为VHDL-Strukturbeschreibung不适用于Schaltkreisebene,但是schaltplan这个东西要看你这么理解了，因为在Gatterebene上，VHDL可以通过Sythese后描述出Schaltplan，而在Schaltkreisebene层面上的Schaltplan又不同于在上个层面上的plan，因为上个层面上的更抽象，而下个层面上的plan更贴近成品图。

Konfiquenzschaltungen我指得是时序电路，不知道单词有没有写错，嘿嘿！:D。

night18

我还有几个问题要问一棵松树,呵呵,不要闲我烦啊.问题太多了,要辛苦一棵松树了
welche bedeutung hat der Entwurf auf bauelementebene? wie kann bauelementeverhalten verifiziert werden?
wie heißt ein verbreitetes Werkzeug (von Schaltungsverifikation mit Simulation)?
Welche Aussage liefert eine Empfindlichkeitsanalyse?was versteht man unter rechnergestützter schaltungsoptimierung?

一颗松树

原帖由 night18 于 2005-8-16 19:39 发表
我还有几个问题要问一棵松树,呵呵,不要闲我烦啊.问题太多了,要辛苦一棵松树了
welche bedeutung hat der Entwurf auf bauelementebene? wie kann bauelementeverhalten verifiziert werden?
wie heißt ei ...

今天晚上心情不好，不好意思，明天睡醒后再说。

night18

好的,那你什么时候心情好了在慢慢给我答案吧

一颗松树

算了，不是我不给你回复，要怪就怪萍聚搞什么鬼，我写了好久，最后点击发出的时候，让我重新登录，然后呢，我写的东西全没了，又要我重新写一遍，我懒，不愿做。
还有，我觉得你的问题完全可以自己解决，查查资料好了，你比我更懒！我在此呼吁大家能自己做的就自己做，一有问题就贴帖子出来问，对自己没什么好处，这是我的想法，没什么特别的意思。:D

这里强力推荐一本书关于EDA的：《Handbuch der Electronic Design Automation》 von Dirk Janson.
我觉得这本书对于电路设计的理论知识很有帮助。$不错$

[ 本帖最后由 一颗松树 于 2005-8-21 00:23 编辑 ]

night18

并不是我懒啊,在网上查了好多了,可是都觉的并没有真正解决我的问题.因为对此根本没有什么基础,只是稍稍学过那么可怜的一点点vhdl,所以实际上也是不知道该从何下手.所以没有办法只有麻烦高人指点了,如果高人闲麻烦,就算了,呵呵

一颗松树

原帖由 night18 于 2005-8-21 14:46 发表
并不是我懒啊,在网上查了好多了,可是都觉的并没有真正解决我的问题.因为对此根本没有什么基础,只是稍稍学过那么可怜的一点点vhdl,所以实际上也是不知道该从何下手.所以没有办法只有麻烦高人指点了,如果高人闲麻烦 ...

首先我不是高人，也不觉得麻烦，不过觉得通过自己努力的结果，收获会更大，然后呢，我觉得网上不太可能给出详尽的答案的，特别在你学理论知识的时期，还是建议你从图书馆借书看，我上次推荐的那本书，你可以看看，在这本书中我相信你能找到一些你所需要的答案。如果你看过这本书之后，还有问题，可以继续问我，我把我的MSN告诉你好了，以后有问题方便一点，不要贴来贴去的，浪费时间，MSN：timothy1004@hotmail.com$支持$

night18

好的,谢谢

night18

不好意思,还是得问个问题,因为去图书馆去查,没有找到你说得那本书.
wie heißt ein verbreitetes Werkzeug von Schaltungsverifikation mit SImulation?
Welche Aussage liefert eine Empfindlichkeitsanalyse? Was versteht man unter rechnergestützter Schaltungsoptimierung?

一颗松树

原帖由 night18 于 2005-8-22 22:45 发表
不好意思,还是得问个问题,因为去图书馆去查,没有找到你说得那本书.
wie heißt ein verbreitetes Werkzeug von Schaltungsverifikation mit SImulation?
Welche Aussage liefert eine Empfindlichkeitsana ...

你的第一个问题我是这么理解的：“带有Simulation的一种流行的电路检测工具叫什么？”
我觉得这个问题答案不唯一，如果真如我所理解的话，因为电路检测工具多了去了，让我想想要真是流行的，我常用的工具那就是Modelsim了。对于这个工具的用法，还是那句话，借本书看看。
第二个问题：说实话，我没看懂，呵呵，因为我不知道问题里面的Analyse是针对什么的Analyse，既然我都不知道它针对什么，我就没办法回答。
第三个问题：这个问题的答案又可以说比较泛泛了，因为Optimierung是个大课题，简单的说它可以分为两块：Zeitoptimierung和ResourceOptimierung，时间就是信号电路中运行的时间，这里面牵涉到对Kritische Pfad的理解。Rescource一般指得就是芯片面积或者说是电路中所用元件的多少。这个问题我就简单提一点，你可以针对这两种优化进行回答，在Y轴理论中，在每个层面上都能进行优化，具体的方法，和内容我相信你能自己想到的，很多参考书上都有说。

顺便问一下，你在哪座城市？学什么专业方向的？Mikro？第几学期？
$支持$$辛苦$

night18

那第一个问题,有没有auf System- und Schaltkreisebene erfolgt mit analoger Schaltkreissimulation xSPICE?
第二个问题我所说得empfindlichkeitsanalyse 是在rechnergestützter Entwurf einer analogen integrierten Schltung(Application Specific IC-ASIC)得前提下得

night18

我是学Wirtschaftsingenieurwesen Elektro- und Informationstechnike 的,第6学期. 因为老师讲的很泛泛,实际上相当于没有讲过,完全是在自学,呵呵.

一颗松树

在Systemkreisebene不能用xspice，但是从Gatterebens到elektrischebene都是可以用Spice的，换句话说在Schaltkreiseebene是可以用Spice。

关于第二个问题，我记得我前面的帖子里面好像说过，针对模拟电路编译的分析一般是有三种方法，直流，交流，暂态分析，比如确定静态工作点，Uebertragungsfunktionen,以及时域分析等，模拟电路我们通常也可分为线性和非线性电路来考虑，这里就会通过列出针对电路的方程来进行numerisch 的分析，其中的方法比如通过Newton-Raphson，Gauss，Eulerverfahren等。这里我简单点一下，剩下的具体方法我觉得你还是自己查资料，这样收获会更多。

原来你是学那个的，$支持$一下，不容易呀，建议在学习上找个Partner这样帮助很大，我过去就有2个Partner，大家互相帮助，学习既轻松又开心，教授讲课我觉得还是听听，我觉得，听过和没听过感觉不同，就算没听懂，也混个脸熟（我指课本知识）:D，$鼓励$

night18

呵呵,不是我不去听课,也不是我听不懂,而是教授在这门课上什么都没有讲,讲义有100页,可是教授提到的只有20页,也就是说根本没有按照计划结课,而且是相差甚多

night18

to : 一棵松树 又遇到问题了,要麻烦你了 wie kann bauelementeverhalten verifiziert werden
对了,如果方便的话你可以直接用德语回答我,因为国内从没接触过,好多专业名词我都对不上号
谢谢了

一颗松树

肚子饿，等会去做饭，吃饱了再说，顺便说一下，你不要老是To我呀，你这样我压力好大哦，说不定还有人能帮上忙，说的比我还好呢，是吧。:D

[ 本帖最后由 一颗松树 于 2005-8-27 21:22 编辑 ]

一颗松树

你说用德文是吗？
An Bauelementenverhalten verifiziert man durch DRC(Design Rule Check) und ERC(Electrical Rule Check),Jeder Chiphersteller liefert zu seiner Technologie Entwurfsregeln(Design Rule).Das ist eine Tabelle mit Layerkombinationen und den dazugehoerigen Massen.z.B Für eine CMOS-Technologie enthaelt diese Tabelle etwa 100 Regeln,in denen Mindestabstaende und Mindestbreien der einzelnen Layer und Layerkombinationen festgelegt sind.Der eigentliche DRC wird mit einem Checkprogramm durchgefuehrt,das meist direkt an einem Layout-Ediror angebunden ist.
Der ERC ermoeglicht das schnelle Auffinden elementarer elektrischer Fehler,wie Kurzschluesse und Unterbrechungen.Allerdings sind die Ergebnise des ERC manchmal schwierig zu interpretieren.Grundlage fuer den ERC-Check sind die Knotennamen(Label),die meist auf Metall-Leiterbahnen im Layout geschrieben werden.

night18

不是老是to你啊,而是觉得你什么都会的啊...呵呵.
对了,上次问过你的一道关子vhdl能不能用到schaltkreisebene的题,好像有的书上说可以,是不是最新的用法啊
还有几个基础的题要问你.
1.Was bedeutet statistische Simulation?Wie kann die Fertigungsausbeute simuliert werden?welche Bauelementerparameter werden hierzu benötigt. was ist mit Entwurfszentrierung gemeint
2.Welche parasitären Effekte können aus dem Layout extrahiert werden? wie werden sie modelliert
3. Was versteht man unter LVS und DRC? Wann werden diese Verfahren benötigt

[ 本帖最后由 night18 于 2005-8-28 23:04 编辑 ]

一颗松树

我哪有什么都懂哦？你太过分啦，最近我没考试，放假休息，你抓我来做题，过分，如果你在Hannover的话，我一定要你请我吃饭，如果你是北方人的话，我一定要你请我吃饺子。不过还是$支持$学习的人，大家一起交流交流。