FPGA硬件设计不可避免的一刻

unarroganter

大家一起来研究研究。玩FPGA的人都来啊。
我的版本是10.1 Xinlinx。 在网上可以找到完全的解码器。有需要的，我可以提供。

我将逐步把我学习的经验上传，有练习和心得。每天都会有有些更新。
今天是介绍我的编程环境，实验板等等。

unarroganter

看来没有什么支持的。$NO$

snowbaby

支持阿,在等着呢！$支持$ :P

unarroganter

学习任何新的东西，我们首先要清楚，
1. 为什么学
学的目的和目标很重要，比如。
要考试，工作中要用等等。或者你要了解这个软件还是要精通。
2.如何学
根据你的目的不同，我建议，你的学习计划也将不同。

unarroganter

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

　　FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：

　　1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 ——2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

　　3）FPGA内部有丰富的触发器和I／O引脚。

　　4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

　　5）FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

　　

unarroganter

　　目前FPGA的品种很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。

　　FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。

　　加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。

　　FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

unarroganter

FGPA是可编程的硬件，这个概念就决定了学习他，你必须要有编程和基础的硬件知识。
具体的讲，编程语言：VHDL 或者 Verilog HDL：
VHDL 语言的英文全名是 Very High Speed Integrated Circuit Hardware Description Language ，即超高速集成电路硬件描述语言。 HDL 发展的技术源头是：在 HDL 形成发展之前，已有了许多程序设计语言，如汇编、 C 、 Pascal 、 Fortran 、 Prolog 等。这些语言运行在不同硬件平台和不同的操作环境中，它们适合于描述过程和算法，不适合作硬件描述。 CAD 的出现，使人们可以利用计算机进行建筑、服装等行业的辅助设计，电子辅助设计也同步发展起来。在从 CAD 工具到 EDA 工具的进化过程中，电子设计工具的人机界面能力越来越高。在利用 EDA 工具进行电子设计时，逻辑图、分立电子原件作为整个越来越复杂的电子系统的设计已不适应。任何一种 EDA 工具，都需要一种硬件描述语言来作为 EDA 工具的工作语言。这些众多的 EDA 工具软件开发者，各自推出了自己的 HDL 语言。
HDL 发展的社会根源是：美国国防部电子系统项目有众多的承包公司，由于各公司技术路线不一致，许多产品不兼容，他们使用各自的设计语言，使得甲公司的设计不能被乙公司重复利用，造成了信息交换困难和维护困难。美国政府为了降低开发费用，避免重复设计，国防部为他们的超高速集成电路提供了一种硬件描述语言，以期望 VHDL 功能强大、严格、可读性好。政府要求各公司的合同都用它来描述，以避免产生歧义。
由政府牵头， VHDL 工作小组于 1981 年 6 月成立，提出了一个满足电子设计各种要求的能够作为工业标准的 HDL 。 1983 年第 3 季度，由 IBM 公司、 TI 公司、 Intermetrics
公司签约，组成开发小组，工作任务是提出语言版本和开发软件环境。

unarroganter

1986 年 IEEE 标准化组织开始工作，讨论 VHDL 语言标准，历时一年有余，于 1987 年 12 月通过标准审查，并宣布实施，即 IEEE STD 1076 - 1987[LRM87] 。 1993 年 VHDL 重新修订，形成了新的标准，即 IEEE STD 1076 - 1993[LRM93] 。
从此以后，美国国防部实施新的技术标准，要求电子系统开发商的合同文件一律采用 VHDL 文档。即第一个官方 VHDL 标准得到推广、实施和普及。

HDL 语言在国外有上百种。高等学校、科研单位、 EDA 公司都有自己的 HDL 语言。现选择较有影响的作简要介绍。
Candence 公司是一家著名的 EDA 公司，财力雄厚。该公司的 Verilog HDL 于 1983 年由 Gate Way Design Automatic 公司的 Phil Moorby 首创。他在 1984 - 1985 年间成功设计了
Verilog-XL 仿真器，于 1986 年提出了快速门级仿真的 XL 算法，使 Verilog HDL 语言变得更加丰富和完善，从而受到了 EDA 工具设计公司的青睐。 1989 年 Candence 公司购买了 GDA 公司， Verilog HDL 语言从此变为 Candence 公司的"私有财产"，成为 Candence 公司的 EDA 设计环境上的硬件描述语言。经过 Candence 公司的努力， Verilog HDL 于 1995 年成为 IEEE 标准，也是民间公司第一个硬件描述语言标准，即 Verilog HDL 1364 - 1995 。由于 Verilog HDL 语言从 C 语言发展来，所以有 C 语言基础的设计人员能够较快入门。
ALTERA 公司是一家半导体器件公司，其 CPLD 器件在世界市场上占主导地位。这家公司不仅是硬件生产厂商，也是 EDA 工具开发商，它的 EDA 工具 MAX+plus II 、 Quartus 由于人机界面友好、易于使用、性能优良，而受到 FPGA 、CPLD 器件设计人员的欢迎。运行在 MAX+plus II 环境下的 VHDL 语言具有 C 语言设计风格，好学好用，因此被众多用户使用。
HDL 语言来自不同地方，由不同语言演变而来，为了各平台之间相互转换，又推出了 EDIF（ Electronic Design Interchange Format ）。它不是一种语言，而是用于不同数据格式的 EDA 工具之间的交换设计数据。

unarroganter

现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。

VHDL主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL的程序结构特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分），既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是VHDL系统设计的基本点

心恋

大家都用 labview 了 $m9$

unarroganter

labview 和 FPGA是两回事，同学你要搞清楚，labview是可视编程，基于c语言。现在主要用于仿真，和实验数据的快速处理。和FPGA完全在两个领域。

snowbaby

没有下文了么?:(

jy00912345

vhdl 讲起来就是沙子或者泥土
什么样子的电路都可以实现

比如我认为很多芯片的设计都是通过VHDL来实现的

LZ怎么老讲些空洞的东西啊
提几个实例出来讨论讨论

unarroganter

对不起，目前正在跟项目，特别忙。周么我一定上点例子。请等待

jy00912345

什么项目阿？

david1008

原帖由 心恋 于 2008-5-7 10:54 发表
大家都用 labview 了 $m9$

帅哥有点搞笑了~~ 楼主都讲得很清楚了~~不要把2码事拿到一起说, 你没说你会3D Max 啊

david1008

楼主~ 我现在在用Xilinx 10.i 这个版本，还在研究中， 支持你的帖子
$握手$

recbio

我们的一个AMCC PCI DEVICE 也是用fpga做的一个输入。为了实现20M/s的数据带宽。
那个设计FPGA的德国人跳糟了。如今，一堆FPGA的语言行要看（Xilinx 10.i的环境下编的）。
希望lz赶快贴。

[ 本帖最后由 recbio 于 2008-10-8 02:16 编辑 ]

beidefisch

对VHDL有兴趣。。。等下文。。。$送花$

鸭丫

做过半年Xilinx的，之后一直都在跟Altera的奋战，也来支持一下:P

auftrag2006

我在公司用Actel Libero，可惜是新手的原因， 我很少写代码。

因为我总觉得写代码不太直观，不能第一时间察觉kritisch pfad。我最爱干的事情就是直接用软件自带的bausteine搭积木。当然碰到某些mux的情况，还是得写代码。

ZIgar

我下学期有aSIC设计，这门课，到时候来陪楼主happy

longholiday

我下学期有aSIC设计，这门课，到时候来陪楼主happy
ZIgar 发表于 2009-4-29 23:20

ASIC design 是针对 Standard Logic design而言的，基本包含基于PLD, Gate Array, Cell-based IC, Full-custom IC四类，大多数大学里的课程谈到ASIC还是指最后一类所谓全定制的IC设计，即利用Cadence或Synopsys的软件从电路图到Layout的整个设计流程。
而FPGA是属于PLD范畴的，常见的PLD还有SPLD和CPLD.当然FPGA现在用得最广，也是前景最被看好的技术，因为它把设计的灵活性、简易性和高性能的硬件特征结合得很好，配套的EDA软件支持也最丰富。
基于FPGA的设计通常指的是从设计输入，功能模拟，加用户限制，综合，布局布线，时序分析，生成Bitstream，下载到器件等整个设计过程。
算起来接触FPGA有些年头了，倒是没有编太多VHDL程序，最近的项目直接用System Generator设计逻辑，自动生成代码了。其实要用FPGA实现一般的算法和构造中型的系统并不是很难的事情，难的是实现的效率，这个不是三五天能提高的事情，要靠大量的经验积累。这也是我现在努力的方向。:-)
欢迎大家多多交流。